Adeas is gespecialiseerd in FPGA ontwerpdiensten. Onze kennis en ervaring met de ins en outs van de nieuwste componenten, tools en mogelijkheden stellen ons in staat de meest complexe algoritmes en high speed interfacing te implementeren. Volledig in hardware of in combinatie met een processor core waarvoor we simultaan de software ontwerpen. Standaard wordt ieder FPGA ontwerp getest door middel van een specifiek daarvoor ontwikkelde testapplicatie, een zogenaamde testbench. Om tijd en kosten te besparen integreren we in onderling overleg met een opdrachtgever ook Intellectual Property (IP) van derden in onze ontwerpen.
FPGA floorplan
Door de uitgebreide ervaring van onze specialisten met de componentfamilies van de marktleiders en de (on-) mogelijkheden van de ontwerptools kunnen we meteen de juiste oplossingsrichting keizen. Dit geldt met name voor sub-vraagstukken zoals clockdomeinovergangen, signaalfiltering, resource reductie en timing requirements. We kennen ook de valkuilen, en ontwerpen daar omheen. Hierbij komt ook het partnership met de componentproducent om de hoek kijken, waardoor we in een vroeg stadium van nieuwe features, roadmaps en gevalideerde IP-cores op de hoogte zijn.
|
